Appl. No. 10/660,671

Doc. Ref.: AP7

(JP) 日本国特許庁 (JP)

10特許出願公開

⑫ 公開特許公報 (A)

昭57—150040

@Int. Cl.3 G 06.F 9/38 9/32

識別記号 庁内整理番号

6745--5B 6745-5B ❸公開 昭和57年(1982)9月16日

発明の数 審査請求 未請求

(全 4 頁)

⑤パイプライン計算機

创特

昭56-34815

後田 昭56(1981) 3月11日 ⑫発 明

朱雀二朗 鎌倉市上町屋325番地三菱電機 株式会社コンピユータシステム 工場内

会出 人 三菱電機株式会社

東京都干代田区丸の内2丁目2

番3号

邳代 理 人 弁理士 葛野信一

外1名

発明の名称

ータなどの先取りを司る先取りプロセ - の命令ストリームに対する先取り用の 「シファを取け、条件分散命令解脱時にとの 条件分肢命令の実行を可る実行プロセッサでの実 行兒了時点までこの条件分岐命令が実行時に条件 コードを変更する命令が否かのタグをもたせ、上 記先取りプロセンサでの条件分岐命令解説時に実 行直前の条件コードで分枝/非分枝が決定される 条件分骸命令が解説された場合に実行中かよび的 処理の完了した実行符ち命令中に条件コードを変 更する命令がなかつたときその時点の条件コード を制定するととにより条件分肢命令で示される分 肢先アドレスからの命令ストリームの先取り動作 に移るか条件分肢合令以降の命令の前処理に移る かを決定することを停敬とするパイプライン計算

この発明は、命令、アータの先取りを行立りべ イン電子計算機に関し、特に、分粧命令の 移行をスムーメに行りよりにしたものである。 -ライン方式の電子計算機は第二図のような構成に なつている。との毎1図にかける1は命令やア タが格納されている主記憶装置、 2 は主記憶装置 1の内容の一部を持つた高速パッファ記憶から成 る記憶制御プロセンサ、3は記憶制御プロセンサ 2から命令やアータを受けとり、命令の事行に先 準備などを可どる先取りプロセンサであり、4は 先取りプロセツサ3で準備された命令とオペラン アゲータを使つて命令を央行する実行プロセンサ

次に動作について説明する。 年 2 図 は、大形の 電子計算機で一般に採用されている先取りプロセ ンサ3での先取り命令の強れを示している。

特開昭57-150040(2)

この年2回の5~8は第1回の記憶制御プロセ クサ2から供給される命令群であり、5 m ~ 8 m。 5 b~8 b , 5 c~8 c の 3 セットから成り、モ れぞれのセントの中では、命令は命令アドレスの 昇順に準備される。

それぞれのセットは、一つが現在実行中の連続 した命令ストリーム、二つ目は、現命合ストリー ム中の命令解説時点で、条件分肢命令(実行され る直前の条件コードで分肢/非分肢が決定される 命令)があつた場合のその分岐先命令ストリーム (分岐不成功時には使用されない)、三つ目は上 配分肢先命令ストリームの中にさらに条件分肢命 令があつた場合のその分岐先命令ストリームがそ れぞれ格納される命令パッファである。

1

9は、命令ペツファ5~8の中から順に命令解 説などのために命令ストリームを取り出し保持さ れる命令レジスタ、10は、先取りプロセツサ3 と実行プロセッサもとの実行時間のはらつきを扱 収するため、準備時の命令を格納する命令キュー てある。

シサでの実行完了時点まで付けて回り、 条件分岐 命令が解脱された場合には、実行中の命令を含む 前処理済のこの命令以前の命令群のいずれも条件 コードを変更したい命令の場合、その時点での条 件コードによつて、分射/非分散を決定すること によつて命令ストリームの移行をスムーズに行え う C と O で きる ペイズ ライン計算機を提供する C - ------ 16a ~ 16d は命令 キュー 1 0 に対応した各命令 とを目的とする。

以下、との発明のパイプライン計算根の実施例 について説明する。 第3回はその一実施例の構成 を示すプロック図であり、先取りプロセッサ内の ハードグエアのプロック図である。との第3図に おいて第2図と同一部分には同一符号を付して述

第8回において、5~8は1セットの命令ペッ ファ、9は命令レジスタ、10(10a ~ 10d)は 命令キューである。111は加算器であり、オペラ ンド・アドレス,プランチ・アドレスの算出用な どに使用される。12は先取りプロセッサ3の解 **読時点で条件分肢命令が解説され実行中シょび命**

パイプライン計算根において、その効果を上げ るためには、出現頻度の比較的多い分散命令に対 する対策が必要になる。従来の大形計算根では命 令ストリームの変更をスムーメに行たりため、前 述した複数の命令ストリームを持ちうる命令パッ フアを導入し、分岐成功/不成功が判明した時点 でダイナミックに主ストリームを切替選択する方 式が採られているが、その方式はハードウェアが 膨大になり、制御が複雑になるばかりか、十分な 容量のパクファ記憶がないと、かえつて逆効果に なることもあり、中形以下のパイプライン計算機 では、分肢命令に対する特別な処理はないか、も つたとしても無条件分岐命令の分岐先命令ストリ - ムの先取り程度である。

との発明は、上記のようなハードウェア畳の多 い大形計算根の欠点と、分肢命令に対し殆んど無 策な中形以下のペイプライン計算機の欠点を除去 し、ハードウェアを殆んど追加するととなく、先 取りプロセンサの命令解説時点でとの命令が条件 コードを変更する命令か否かのメグを実行プロセ

令キューに入つている命令がいずれも条件コード を変更しない命令の場合信号13の指示でその分 舷先アドレスを保持するためのレジスタであり、 14は命令ストリームを変更し、命令ペッファ5 ~8に分放先の新命令ストリームのフェッチを要 求する 併号 1 5 を 発生 する 制 御 回 路 で ある。

が条件コードを変更しないことを示すタグであり、 16e は現在実行プロセッサで実行中の命令が条件 コードを変更しないことを示すタグである。各タ グ 16m ~ 16e の論理費をゲート17でとるように なつている。また、18は、現在実行中の命令の 状盤を示す状態レジスタでありその中に条件コー ドが含まれる。

次に、この発明のパイプライン計算機の動作に ついて似明する。いま、条件分肢命令が命令レジ スク9に取り込まれたとする。命令キュー 10a ~ 10d に入つている(すべて入つているとは限らな い)命令と実行中の命令とに対応するタグ 16m ~ 16c の論理技が「1」でいずれの命令も状態レジ .

特別昭57-150040(3)

スタ18中の条件コードを変更しないことが、その時点で判別すると、この分骸命令の分骸条件が 成立するか否かが一数に分骸命令中のフィールド 定数と条件コードとの論理演算で決定され、分骸 が成立すると、分骸アドレス・レジスタ12の内 答とともに分骸制御回路14に伝達される。

分紋制御回路14は命令パンフア5~8 に既に 先取りされているであろう旧命令ストリームをキャンセルし、分紋命令による新たを命令ストリー ムのフェッチ要求を出す。

一方、分舷条件が不成立の場合には、この命令 以降の解脱を解禁し前処理動作を統行する。

なか、上記実施例では先取りプロセッサ 3 の上 に記憶制御プロセッサ 2 を想定しているが直接主 記憶装置 1 と接続されていてもよい。また命令キューの数は特に関係ない。

この実施例では分散条件が不成立の場合には条件分散命令以降の解説を解禁するとしているが、 めらずしも分散命令が解説された時点で以降の命令の解説を一時中断する必要もない。

か、条件分岐以降の命令の前処理に移るかを決定するようにしたので、大形機のような真大なハードウエアと複雑な制御を必要とすることなく、条件コード不変タグと簡単なハードウエア回路の会で、条件コードが不変の場合には条件分岐命令の実行を持つことなく解説時点でそれ以降の命令前処理を決定でき、パイプライン計算根で重要な問題となる命令ストリームの乱れを大巾に改善することができる。

4. 図面の簡単な説明


第1 図はパイプライン計算機の一般的な構成図、 第2 図は大形計算機における先取りプロセッサの プロック図、第3 図はこの発明のパイプライン計 算機の一実施例における先取りプロセッサ内のハ ードウェア・プロック図である。

5~8…命令パッフア、9…命令レジスタ、10 …命令キュー、11…加算器、14…制御回路、 16…タグ、17…ゲート、18…状期レジスタ。 なお、図中同一符号は同一または相当部分を示


代理人 茑 野 信 一


さらに、ことでは、タグによつて条件分岐以前 の命令が条件コードを変更しないケースについて 述べたが、変更する場合については特に規定する ものではない。

ことでは条件コードを変更しないタタとしたが、 条件コードを変更するタグとして論理和をとることも含むことは言うまでもない。



捐開昭57-150040(4)





Kokai No.: S57-150040

Publication date: September 16, 1982

Application No.: S56-34815

Application date: March 11, 1981

Inventor: Suzaku Jiro

Applicant: Mitsubishi Electric Corporation

Specification

[1.Title of the Invention]

Pipe-line Computer

[2.Claims]

[Claim 1] A pipe-line computer in which an instruction buffer for pre-fetching single instruction stream is placed in a pre-fetch processor that performs pre-fetching of an instruction and data,

wherein a tag to indicate whether the conditional branch instruction is an instruction whose condition code is changed at execution is added to a conditional branch instruction at decoding of the conditional branch instruction, until an execution processor that executes the condition branch instruction completes execution, when a conditional branch instruction which decides branch/not branch according to a condition code just before the execution is decoded at conditional branch instruction decoding with said pre-fetch processor, and if an instruction to change condition code is not found in an instruction at executing or in an execution waiting instruction whose pre-process has been completed, starting pre-fetching of an instruction stream from a branch destination address designated by the conditional branch instruction, or starting pre-processing of an instruction after the conditional branch instruction is determined by judging a condition code at that time.

[3.Detailed Description of the Invention]

The present invention is related to a pipe-line computer that pre-fetches especially, a branch destination instruction stream of a branch instruction is pre-fetched for shifting instruction streams smoothly.

Generally, a pipe-line type computer which performs pre-fetching of an instruction and data has a structure shown in Fig.1. In Fig.1, numeral 1 denotes a main storage device in which instructions and data are stored, numeral 2 denotes a storage control processor comprising a high speed buffer storage having a part of contents of the main storage device 1, numeral 3 denotes a pre-fetch processor which receives an instruction and data from the storage control processor 2 and performs decoding of an instruction, address calculation, operand preparation, numeral 4 denotes an execution processor to execute an instruction using an instruction prepared by the processor 3 and operand data.

Next, an operation is explained. Fig.2 shows a flow of pre-fetch instruction at the processor 3 which is generally applied to a large computer.

Numerals 5-8 are groups of instructions supplied by the storage control processor 2 in Fig.1, they comprise 3 sets of 5a-8a, 5b-8b and 5c-8c, instructions are prepared in ascending sequence of instruction addresses in each set.

In each set, a first one is an instruction buffer for storing consecutive instruction streams which are currently being executed, a second one is an instruction buffer for storing a branch destination instruction stream when there is a conditional branch instruction (an instruction whose branch/not-branch is determined by a condition code just before the execution) in instruction decoding of the current instruction stream (the branch instruction is not used when the branch is not effected), a third one is an instruction buffer for storing an branch destination instruction stream when there is another conditional branch instruction in the branch destination stream above mentioned.

Numeral 9 denotes an instruction register for storing instruction streams for instruction decoding taken out from the instruction buffers 5-8 sequence, numeral 10 denotes an instruction queue to store prepared instructions for absorbing differences of execution times between the pre-fetch processor 3 and the execution processor 4.

In a pipe-line computer, in order to improve its effect, devising counter measures for branch instructions having high frequency of appearance is required. In traditional large computers, an instruction buffer which can hold said plural of instruction streams is placed for changing instruction streams smoothly, and when success/not success of branch is known, the main stream is selectively switched dynamically. However, that method requires much amount of hardware, and then controlling becomes to be complicated, if there is not enough capacity of buffer storage, an adverse effect may appear. Therefore, in a pipe-line computer smaller than middle size, there is no special process corresponding to a branch instruction, or at most pre-fetching of a branch destination instruction stream of a non conditional branch instruction.

The present invention eliminates a defect of too much amount of hardware in a large computer and a defect of no measures for a branch instruction in a pipe-line computer smaller than middle size. The purpose of the present invention is to provide a pipe-line computer in which a tag to indicate that the instruction is an instruction that change a condition code at instruction decoding of a pre-fetch processor until completion of execution at an execution processor. When a conditional branch instruction is decoded, and if none of groups of instructions prior to the instruction including an instruction under processing is an instruction which changes a condition code, shifting of instruction streams smoothly with deciding branch/non branch according to the condition code at the moment.

Hereinafter, an embodiment of a pipe-line computer according to the present invention is explained. Fig.3 is a block diagram to show a structure of the embodiment, and a block diagram of hardware in a pre-fetch processor. In Fig.3 and Fig.2, the common parts are denoted by the same numerals.

In Fig.3, numerals 5 – 8 denote a set of instruction buffer, numeral 9 denotes an instruction register, and numeral 10 (10a – 10d) denotes an instruction queue. Numeral 11 denotes an accumulator which is used for calculation of an operand address or a branch address. Numeral 12 denotes a register for holding a branch destination address according to an instruction of a signal 13 when an conditional branch instruction is decoded at decoding in the pre-fetch processor 3, and no instruction under execution or in the instruction queue does not change the condition code, numeral 14 denotes a control circuit to generate a signal 15 to change instruction streams and to request fetching of a new instruction stream of the branch destination to instruction buffers 5 – 8. Numerals 16a – 16d denote tags to indicate each instructions corresponding to an instruction-queue 10 does not change the condition code, and 15e denotes a tag to indicate an instruction currently under execution at the execution processor does not change the condition

code. AND of each tags 15a – 16e is obtained at gate 17. Numeral 18 denotes a state register to indicate a state of instruction currently under execution, and a condition code is included.

Next, operation of a pipe-line computer according to the present invention is explained. It is supposed that a conditional branch instruction is taken into an instruction register 9 now. When it is known that AND of instructions in instruction queues 10a - 10d (not always instructions are in all of the queues) and tags 16a - 16e corresponding to instructions under execution is "1" and any instruction changes a condition code in the state register 13, whether the branch condition of the branch instruction is effected is determined by a logical operation of a field constant and the condition code, if branch is effected, and it is notified to the branch control circuit 14 with contents in the ranch address register 12.

The branch control circuit 14 cancels old instruction streams which may have been pre-fetched in instruction buffers 5-8 already, and send a fetch request for a new instruction stream caused by the branch instruction.

On the other hand, when the branch condition is not effected, decoding after the instruction is canceled a ban and pre-processing operation is continued.

Though a storage control processor 2 is assumed to be on the pre-fetch processor 3 in this embodiment, the processor can be connected to a main storage device 1 directly. The number of operation queues is not directly related to the present invention.

Though decoding after the conditional branch instruction is canceled a ban when the branch condition is not effected in this embodiment, temporal abortion of instruction decoding at decoding of the branch instruction is not always necessary.

Furthermore, a case in which instructions prior to the conditional branching do not change the condition code by the tag, the case in which it is changed is not defined especially.

Though a case in which the condition code is not changed is explained here, it is needless to say that obtaining of AND with a tag which change the condition code is included.

As mentioned above, as in a pipe-line computer according to the present invention, an instruction buffer for pre-fetching single-instruction stream is placed in a pre-fetch processor that performs pre-fetching of an instruction and data, wherein a tag to indicate whether the conditional branch

instruction is an instruction whose condition code is changed at execution is added to a conditional branch instruction at decoding of the conditional branch instruction, until an execution processor that executes the condition branch instruction completes execution, when a conditional branch instruction which decides branch/not branch according to a condition code just before the execution is decoded at conditional branch instruction decoding with said pre-fetch processor, and if an instruction to change condition code is not found in an instruction at executing or in an execution waiting instruction whose pre-process has been completed, starting pre-fetching of an instruction stream from a branch destination address designated by the conditional branch instruction, or starting pre-processing of an instruction after the conditional branch instruction is determined by judging a condition code at that time, a large amount of hardware and complicated controlling are not necessary, when the condition code is not changed, an instruction pre-processing after decoding can be determined without waiting for execution of the conditional branch instruction with a condition code constancy tag and a simple hardware circuit, a disorder of instruction streams which is a critical problem in a pipe-line computer is largely improved.

[4.Brief Description of Drawings]

Fig. 1 is a drawing to show a structure of general pipe-line computer.

Fig.2 is a block diagram to show a pre-fetch processor in a large computer.

Fig.3 is a hardware block diagram of a pre-fetch processor in one embodiment of a pipe-line processor according to the present invention.

5 - 8	instruction buffer
9	: instruction register
10	: instruction queue
11	: accumulator
14	: control circuit
16	÷tag · · · · ar. · · ·
17	: gate
18	: state register

In the figures, the same numerals denote the same or the equivalent parts.

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
	☐ BLACK BORDERS	
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
	☐ FADED TEXT OR DRAWING	
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
	☐ SKEWED/SLANTED IMAGES	
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
	GRAY SCALE DOCUMENTS	
	LINES OR MARKS ON ORIGINAL DOCUMENT	
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.